

(11)Publication number:

61-115297

(43)Date of publication of application: 02.06.1986

(51)Int.CI.

G11C 17/00 G06F 12/14

(21)Application number: 59-236844

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

12.11.1984

(72)Inventor: KAWASAKI RYOJI


MONMA KOJI

(54) MEMORY CIRCUIT

(57)Abstract:

PURPOSE: To stop the function of electronic device at a proper time in case when the reliability of the result is not maintained because of error action, etc., by providing a circuit to write the data specified in advance by read only memory part and drive signal at the memory part, or to delete the data already written.

CONSTITUTION: When an address specification signal is supplied to an input terminal 11, a decoder 14 decodes it and reads the contents of a memory element 13, and outputs from output terminal 15 through an output buffer 14. Here, a timer part 16 count the clock pulse, and after an elapse of a specified time, it drives data writing part 17 and writes '0' on a memory element 13. By this process, a part or the whole of memory contents is deleted. In this way, after the elapse of a specified time, this memory circuit loses its original function. Therefore, by setting the time of the timer part 16 at any necessary value, the life time of this memory can be determined optionally.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A)

昭61-115297

@Int.Cl.4

識別記号

庁内整理番号

④公開 昭和61年(1986)6月2日

G 11 C 17/00 G 06 F 12/14

101

B-7737-5B

審査請求 有 発明の数 2 (全4頁)

の発明の名称 記憶回路

> ②特 頤 昭59-236844

23出 昭59(1984)11月12日

加発 明 Ш

治 度

横須賀市武1丁目2356番地 日本電信電話公社横須賀電気

通信研究所内

明 馬

横須賀市武1丁目2356番地 日本電信電話公社横須賀電気

通信研究所内

仍出 願人 日本電信電話株式会社

79代 理 人 弁理士 本 間 東京都千代田区内幸町1丁目1番6号

1: 強明の名称

- 2. 特許請求の配囲
 - (1) 適常読み出し専用に用いる記憶部と、風動 信号を与えられたとり放記位部に子の定めら れた特定データを呑る込むかあるいはすでに 書き込まれているデックを撹去する国路とも 有することを特徴とする怠強固路。
 - (2) 駆動信号は内蔵するタイマの出力より得る ごとく構成した特許請求の範囲的(1)項記載 の記憶回路。
 - (3) 風動信号は内蔵する無線受信機の出力より 得るごとく構成した特許額求の範囲数(1)項 記載の記位國路。
 - (4) 遺常缺み出し専用に用いる記憶部と、与え られた制御信号により放配位部に配位されて いるデータの読み出しあるいはその出力を行 なうか行なわないかを制御する回路を有する ことを特徴とする記憶回路。

- (5) 勧集信号は内蔵するタイマの出力より得る ごとく構成した特許額収の範囲第(á)項配数
- (6) 制御信号は内蔵する無赦受信機の出力より 得るごとく構成した特許牌求の範囲第(4)項 記載の配位同路。 .
- (7) 制御信号により、配位部周辺回路への電波 供給を調御するごとく構成した特許額求の電 囲弟(4)項ないL島(6)項のいずれかに配載 の記憶回路。
- 3. 発明の詳細な説明
 - (産業上の利用分野)

本発明は、外部から与えた信号等により記憶 内容の肌み出しを不可能にしたり、あるいは可 銀にしたりすることのできる読み出し専用の記 位部からなる記憶回路に関するものである。

「世来の持備)

第1因は、従来の読み出し専用の配体回路の 例を示す図である。

第1回において、入力増予1からアドレス指

特開昭61-115297(2)

定信号を加えると、デコーデ2でこれを解説して、記憶業子3の該当するアドレスの内容を読み取り、出力パッファ 4 を介して出力婦子 5 に出力する。

(希明が解決しようとする問題点)

上述したような記憶回路を有する電子要認において、放電子装置の所定の使用期間(例えば 装置の使用器定期間)が過ぎたり、または、それ以上動作を雑載すると、誘動作などにより結 果の信頼性が保てないような場合などに、放電 子装度の配性回路の機能をその時点で停止させ たいだいう要求を生することがある。

従来このようなとき、放電子装置の配金回路 の動作を停止せしめることの可能な関便な手段 がなかつた。

また、動作を停止している電子装置を再び機能させようとするとき、これを実現し得る関便な手段がないという問題点があった。

本意明は、前記問題点を解決するために、一定時間が経過するか、もしくは外部から制御信号が加えられたときに読み出し専用の記憶部の内容を標金するか、または読み出し不能としたり、あるいは再び読み出しを可能とすることのできる記憶回路を提供することを目的としていまる

以下、本発明の構成等に関し実施列の関面に 基づいて説明する。

(実施好)

第3回は、本発明の第1の実施例のプロック

図であって、10は減み出し専用の配値回路、11は入力増子、12はデコーダ、13は記憶 漢子、14は出力パッファ、15は出力増子、16は内温するクロック 観または外部クロック 汲からのクロックパルスを計数するカウングから成る アイマー郎、17はデーク書き込み形である。

第3回の動作を説明すると、入力増子11からアヤレス指定信号を加索子13の内容を読みでこれを解決して、配像素子13の内容を読みなり、これを出力バッファ14を介して部16はクロックバルスを計画し、一定時間が経過したます。これによりによりによりによりになってもでは、この配性回路は本来の機能を有しないこととなる。

従って、タイマー部16の時間を必要な値に 設定することによりこの配位回路の寿命を任意 に設定することができる。

また、一度間会した記憶内容を再び復復をせたいとき、あるいは他の情報に書き替えるなどの必要があるときは、データ客を込み部に所定の時間が経過したときのタイマー部の出力を受けて、予め定められているデータを記憶部に警 も込む機器を付加することにより実現することができる。

第4図は本発明の第2の実施例のブロック図であって、20は読み出し専用の記憶回路、21は入力施子、22はデコーデ、23は記憶素子、24は出力ペッファ、25は出力増子、26は読み出し用ゲート、27は読み出し用ゲートを割断するための創御類子である。

第4回の動作を説明すると、入力増子21からアトレス物定信号を加えると、デコーデ22 でこれを解説して、配位書子23の内容を読み取り、出力パッファ24を介して配位内容を出力増子25に出力する。ここで、制物増子27に制御信号がない間は読み出し用デート26は 限いているが創機様子27に調何信号が加めると、以降読み出し用ゲート26が謂じて記憶内容を外部から読み出すことが不可能となる。これにより、この記憶回路は本来の機能を存しないこととなる。使って調例様子27に調例信号を加える時間の設定によりこの記憶回路の寿命を任意に到荷することができる。

また、再び記憶内容を外部から読み出す必要を生したとをには前録増子28に前報借号を加えることにより、ゲート26を関くことができるので、これにより再び配位内容を外部から読み出すことが可能になる。

なお、飲み出し用ゲート26とそれを創御するための飼育菓子27、28は入力側に設けてもよい。

第5回は本発明の第3の実施例であって、 み出し専用の記憶回路30が無線装置40に組 み込まれている。41はアンテナ、42は受信 部である。また、31は入力増子、32はデコ ーグ、33は記憶3子、34は出力パッファ、 3 5 は出力増子、 4 3 は読み出し用ゲート回路、 3 7 は回路 4 3 を制御するための新御場子であ

第5回の動作を説明すると、スカ場子33を らアドレス指定に与り、加ま子33の内容を読み でこれを解説して、34をおうるのは健康子33の内容を読み のからに出力する。ここで、飼育子35に出力が表して、飼育子35に出力が表して、飼育子35に出力が表した。 の外でもはことがあるが、個子3方の優別であるが表した。 の外のでもはことがあるが、個子のでは、の外のでは、1000では、100では

使って飼育信号を電波に乗せてアンテナ41 に向けて発射する時間の改定によりこの記憶回路の発命を任意に改定することができる。

本実施例は振嶽装置の内部に記憶回路を有す

るものについて脱収しているが、特許請求の息 図第(3)項および第(6)項に記載した実施選接 のごとく、記憶図絡に小形の無線受信機を内蔵 せしめる構成を採ることもできる。

(発明の効果)

以上説明したように、本発明の配性団路は内 馬するタイマや外部からの信号等により、その 配性された情報の読み出しを不可能にしたり、 再び読み出し得るようにしたりすることが容易 に行なよる。

使って、これを組み込んだ電子表置等においては、所定の使用無関(例えば表置の使用無定期間) か過ぎたり、または、それ以上動作を無能すると、訴動作などにより前果の信頼性が保てない場合などに、改電子表置の機能を混切な時期に停止せしめたり、また、条件が整ったとをに再びこれを機能させることなどを可能にすることができるという利点を存する。

4. 図面の簡単な真明

第1図は使来の読み出し専用の記憶回路の例 代理人 弁理士

をボナ図、第2図は無線区間等を介して接続された映画で構成される方式を説明する図、第3 図は本場明の第1の実施例のプロック図、第4 図は本発明の第2の実施例のプロック図、第5 図は本発明の第3の実施例のプロック図である。

1、11、21、31 …… 入力増子、2、12、21、22、32 …… デコーデ、3、13、23、33 …… 配性素子、 4、14、24、34 …… 出力パッファ、 6、7 …… 無限区間等を介して接続された装置、5、15、25、35 …… 出力増子、 16 …… タイマー部、17 …… データ音を込み部、 26、43 …… 読み出し用ゲート、27、28、37 …… 読み出し用ゲートを調査するための制御婦子、 10、20、30 …… 読み出し専用の配性回路、40 …… 無級無置、41 …… アンテナ、42 …… 受信節

代理人 弁理士 本 周 褒

